面向 PCB 和 IC 封装的设计前、设计过程中和设计后信号和电源完整性分析。
Sigrity X OptimizePI的拓扑分析功能为电源完整性(PDN)设计提供三方面价值:
1) 支持从电压源到分支网络的全局分析,通过"假设"仿真提前优化多结构PDN性能;
2) 采用动态建模技术,PDN模型可随设计进度自动细化,保持与物理结构的高度一致性;
3) 拓扑接口技术,在签核阶段出现问题时,可快速替换理想模型进行故障定位。
这套全流程、智能化的PDN分析方案,有助于提升复杂电源系统的设计可靠性和调试效率。
针对DDR5和112G接口的功耗感知、SI分析,将互连建模与时域仿真相结合,用于SerDes分析和接口合规性签署。
提供优化界面、可定制的主题、上下文相关菜单和统一的工作流程,所有这些都在一个. spd文件中,提升可用性和效率。
Sigrity X支持IC封装和PCB模拟加速,依托分布式计算和代码优化,可获得仿真性能提升,保障仿真结果表现。
依托Sigrity X仿真能力,配合电磁(EM)分析,尽早发现电气问题,助力产品按预算按期交付。
集成于AllegroX设计流程中,可识别信号和电源完整性问题,减少分析和布局迭代,助力缩短上市周期。
Microsoft Windows和Linux的多系统支持。
适配Cadence、Mentor Graphics、Altium、Zuken和AutoCAD的PCB和IC封装布局数据库接口。
分析筛选功能降低对SI模型依赖,提供直观图形叠加、表格和绘图全局视图。支持对结果进行排序识别异常值。
耦合分析筛选扫描设计中信号之间过度耦合的情况。通过图形、表格和图表展示结果全局视图。
利用SI模型来模拟选定的信号,设计人员可对各类信号质量指标异常值排序与分析结果。支持波形查看、批量模拟、工具提示,可选用默认或自定义I/O模型。
串扰分析功能支持设计人员使用默认或特定I/O模型识别受害者串扰网络以及单个和最坏情况的攻击者。
红外衰减分析功能提供红外压降、绝对电压、电流密度和电流视图模式。还提供电流矢量、非交易接地支持和通过/失败约束。
处理非理想送电系统对SI带来的影响。
评估SI效应,例如损耗、反射、串扰和同时开关输出(SSO)。
SPICE(HSPICE等)、IBIS(原生IBIS、BIRD95/98、AMI)、S参数(Touchstone/Cadence Sigrity宽带网络参数(BNP)语法)、Cadence Sigrity MCP。
包括DDR2、DDR3、DDR4、LPDDR3、LPDDR4的并行总线接口合规性检查,包括PCI Express(PCIe)3.0、PCIe 4.0、SFP+、10GBASE-KR、HDMI、USB 3.0、USB 3.1、100BASE-T1的串行链路合规性检查。
用于并行总线的源同步、专注于SerDes通道的串行链路以及用于信号、功率或组合假设分析的通用拓扑探索环境‑使用频域、时域和统计分析方法将DC覆盖到超过56GHz(112Gbps)。
用于串行链路分析的IBIS AMI TX和RX模型开发和测试。
量量化复杂SerDes通道的误码率(BER)和性能。
支持并发模拟高速总线接口,如DDRx内存设计,考虑介电和导体损耗、反射、ISI、串扰和SSN,模拟硬件行为,支持时序余量和跨芯片、封装和电路板结构分析。
串行链路分析方法模拟端到端通道行为以生成眼图、浴缸曲线并预测BER性能,同时识别抖动和噪声影响以改进设计,支持IBIS AMI TX和RX模型评估芯片级信号调理和时钟/数据恢复。
从用于HSPICE和SPICE模拟器的N端口无源参数,便捷创建模型。
通过宽带频率生成具备高阶、数值稳定响应和被动执行的直流模型。
建模和提取各类结构的网络参数,包括IC封装、射频组件、PCB、电缆和连接器,适配多类实际场景。
对照原始晶体管模型校验行为模型表现,包含时域模拟和转换期间检查。
向导式流程辅助用户创建IBIS‑AMI模型,包含IBIS BIRD95/BIRD98功率感知效果。
提供2D/3D可视化、绘图和电子表格数据管理,协助定位软件包性能问题与潜在风险。
包含互连模型提取、TDR、TDT、功率纹波分析、具备非线性驱动器支持的EMC仿真、堆叠和平面变化评估、噪声观测、系统级功率感知SI分析以及TVS二极管的ESD工作流程反馈有效性。
改善PCB和IC封装的去耦电容过度设计,助力降低PDN成本,输出可用的去耦电容配置指引,识别EMI去耦位置,依托混合EM/电路分析技术呈现PDN性能可视化效果。
依托基于S参数的RLGC寄生效应混合求解器,兼顾各类物理效应与耦合机制,单次模拟生成封装模型。
适配多种IC封装类型,包含单芯片、SiP、多芯片BGA、引线框、线缆和倒装芯片。支持提取完整封装或选定网络模型,结合离散组件完成功率传输与耦合分析,服务SSO/SSN分析工作。